实验专题配音文案

                                                                                  实验名称：计数、译码显示电路 一 实验目的：
熟悉集成计数器、译码器、数码显示器的逻辑功能及使用方法；
熟练掌握利用十进制计数器构成任意进制计数器设计方法。
二 实验内容
第一部分  十进制同步计数器74LS的逻辑功能测试 RD 是异步清零端，LD是同步置数端，EP、ET是计数控制端；A3 A2 A1 A0预置数据输入端；Q3 Q2 Q1 Q0是计数器的输出端；CO是进位输出端，为多片计数器的级联提供了方便。
首先，将第计数器74LS 第14引脚接+5V电源；第7引脚接地；其次，将RD、LD、EP、ET以及数据输入端A3 A2 A1 A0均接到拨码开关以获取高低电平信号；最后，将输出端Q3 Q2 Q1 Q0接到发光二极管，二极管亮为1，不亮为0。 第一步：验证RD的异步清零功能。
初始时发光二极管全部亮，将RD 置0（即拨码开关置L），无论是否有时钟脉冲CP作用，计数器输出直接被置0，即Q3Q2 Q1Q0= 发光二极管均不亮。说明RD的清零作用与CP无关。故称为异步清零。
第二步 验证LD的同步预置数功能。LD置0（即拨码开关置L），同时时钟脉冲信号CP作用，如果数据输入端A3 A2 A1 A0是，则Q3Q2Q1Q0与A3 A2 A1 A0相同也是，由于此置数过程LD必须与时钟脉冲同步作用，且A3 A2 A1 A0数据同时置入计数器，故称为同步并行预置方式。
第三步 计数功能
将RD、 LD 、ET、 EP同时置1，计数器74LS处于计数状态，加时钟脉冲CP，输出Q3 Q2 Q1 Q0 四位二进制显示脉冲的个数。
第二部分   译码、显示电路的功能测试
常用显示译码器，其特点是直接显示字形。
引脚功能如图所示
A3 A2 A1 A0是二进制译码输入端； Ya~Yf是输出端，对应接到数码管的a~f段，高电平有效，数码管采用共阴极接法，即将共阴与地短接；LT、BT/RBI、BI/RBO辅助控制端。
第一步 验证测灯输入LT功能
将LT置0，BI/RBO作为输出端且RBO置1，无论输入端状态如何，译码器输出Ya~Yg均为高电平1，显示“8”字形，该输入端用于检查本身及数码管的好坏。
第二步 验证灭灯输入BI/RBO功能
BI作为输入端且BI置零，其他端为任意值，译码器各段输出Ya~Yg均为零，字形熄灭。
RBO作为输出端使用时，受控于LT端。
第三步 验证动态灭零RBI功能
将LT置1，RBI置零，且输入A3 A2 A1 A0为时，各段Ya~Yg为低电平，与BCD码相应的“0”字形熄灭，称为灭0.利用LT置1，RBI置0，可以实现某一位0的消隐。
接下来输入~，则依次显示0~9字形，~是伪码。
第三部分  十进制计数，译码显示电路的实现
将74LS的输出端Q3 Q2 Q1 Q0接到显示译码器输入端A3 A2 A1 A0，的输出端Ya~Yf接到七段数码管对应的a~f段。我们可以通过数码管显示结果直接读出脉冲的个数，0~9十个循环状态构成十进制计数器。
第四部分 利用74LS构成任意的进制计数器的设计方法
分两种情况：
第1种情况 构成计数器的模数M<10，则可利用单片74LS利用RD和LD控制端，采用异步清零和同步置数方法实现。
第2种情况 构成计数器的模数M＞10 ，则通过74LS级联方式实现。以十进制数计数器74LS构成六进制计数器为例说明。
第一种方案 异步清零法
从到的10个状态，取到的六个有效状态循环，即构成六进制计数器。输出Q3 Q2 Q1 Q0为时，利用与非门产生低电平0信号送到RD端，使Q3 Q2 Q1 Q0状态为，重新进入下一个循环。Q3 Q2 Q1 Q0=是个瞬态，不显示。
第二种方案 同步置数法
如果Q3 Q2 Q1 Q0为时，与非门电路产生低电平0信号送到LD端，下一个脉冲有效沿到来后，Q3 Q2 Q1 Q0置成，进入下一个循环。从到有七个有效状态， 构成七进制计数器。如果将Q3 Q2 Q1 Q0为状态时产生的低电平0信号送到LD端，则实现六进制计数器。 总结   通过本次试验，学生不但熟练掌握74LS的逻辑功能和使用方法；而且对异步清零和同步置数功能有了进一步理解。同时，提高了综合应用的能力和创新能力。 配音