实验专题配音文案

查看更多配音文案>>实验名称：计数、译码显示电路一实验目的：
熟悉集成计数器、译码器、数码显示器的逻辑功能及使用方法；
熟练掌握利用十进制计数器构成任意进制计数器设计方法。
二实验内容
第一部分十进制同步计数器74LS160的逻辑功能测试RD是异步清零端，LD是同步置数端，EP、ET是计数控制端；A3A2A1A0预置数据输入端；Q3Q2Q1Q0是计数器的输出端；CO是进位输出端，为多片计数器的级联提供了方便。
首先，将第计数器74LS160第14引脚接+5V电源；第7引脚接地；其次，将RD、LD、EP、ET以及数据输入端A3A2A1A0均接到拨码开关以获取高低电平信号；最后，将输出端Q3Q2Q1Q0接到发光二极管，二极管亮为1，不亮为0。第一步：验证RD的异步清零功能。
初始时发光二极管全部亮，将RD置0（即拨码开关置L），无论是否有时钟脉冲CP作用，计数器输出直接被置0，即Q3Q2Q1Q0=0000发光二极管均不亮。说明RD的清零作用与CP无关。故称为异步清零。
第二步验证LD的同步预置数功能。LD置0（即拨码开关置L），同时时钟脉冲信号CP作用，如果数据输入端A3A2A1A0是1100，则Q3Q2Q1Q0与A3A2A1A0相同也是1100，由于此置数过程LD必须与时钟脉冲同步作用，且A3A2A1A0数据同时置入计数器，故称为同步并行预置方式。
第三步计数功能
将RD、LD、ET、EP同时置1，计数器74LS160处于计数状态，加时钟脉冲CP，输出Q3Q2Q1Q0四位二进制显示脉冲的个数。
第二部分译码、显示电路的功能测试
常用7448显示译码器，其特点是直接显示字形。
7448引脚功能如图所示
A3A2A1A0是二进制译码输入端；Ya~Yf是输出端，对应接到数码管的a~f段，高电平有效，数码管采用共阴极接法，即将共阴与地短接；LT、BT/RBI、BI/RBO辅助控制端。
第一步验证测灯输入LT功能
将LT置0，BI/RBO作为输出端且RBO置1，无论输入端状态如何，译码器输出Ya~Yg均为高电平1，显示“8”字形，该输入端用于检查7448本身及数码管的好坏。
第二步验证灭灯输入BI/RBO功能
BI作为输入端且BI置零，其他端为任意值，译码器各段输出Ya~Yg均为零，字形熄灭。
RBO作为输出端使用时，受控于LT端。
第三步验证动态灭零RBI功能
将LT置1，RBI置零，且输入A3A2A1A0为0000时，各段Ya~Yg为低电平，与BCD码相应的“0”字形熄灭，称为灭0.利用LT置1，RBI置0，可以实现某一位0的消隐。
接下来输入0000~1001，则依次显示0~9字形，1010~1111是伪码。
第三部分十进制计数，译码显示电路的实现
将74LS160的输出端Q3Q2Q1Q0接到显示译码器7448输入端A3A2A1A0，7448的输出端Ya~Yf接到七段数码管对应的a~f段。我们可以通过数码管显示结果直接读出脉冲的个数，0~9十个循环状态构成十进制计数器。
第四部分利用74LS160构成任意的进制计数器的设计方法
分两种情况：
第1种情况构成计数器的模数M<10，则可利用单片74LS160利用RD和LD控制端，采用异步清零和同步置数方法实现。
第2种情况构成计数器的模数M＞10，则通过74LS160级联方式实现。以十进制数计数器74LS160构成六进制计数器为例说明。
第一种方案异步清零法
从0000到1001的10个状态，取0000到0101的六个有效状态循环，即构成六进制计数器。输出Q3Q2Q1Q0为0110时，利用与非门产生低电平0信号送到RD端，使Q3Q2Q1Q0状态为0000，重新进入下一个循环。Q3Q2Q1Q0=0110是个瞬态，不显示。
第二种方案同步置数法
如果Q3Q2Q1Q0为0110时，与非门电路产生低电平0信号送到LD端，下一个脉冲有效沿到来后，Q3Q2Q1Q0置成0000，进入下一个循环。从0000到0110有七个有效状态，构成七进制计数器。如果将Q3Q2Q1Q0为0101状态时产生的低电平0信号送到LD端，则实现六进制计数器。总结通过本次试验，学生不但熟练掌握74LS160的逻辑功能和使用方法；而且对异步清零和同步置数功能有了进一步理解。同时，提高了综合应用的能力和创新能力。配音

免责声明：以上整理自互联网，与本站无关。其原创性以及文中陈述文字和内容未经本站证实，对本文以及其中全部或者部分内容、文字的真实性、完整性、及时性本站不作任何保证或承诺，请读者仅作参考，并请自行核实相关内容。（我们重在分享，尊重原创，如有侵权请联系在线客服在24小时内删除）

联系客服立即下单